DOI: https://doi.org/10.32515/2664-262X.2025.12(43).1.73-79
Синтез трійкового дворозрядного лічильника на базі трійкових Т-тригерів
Про авторів
Єфіменко Тімур Оександрович , здобувач вищої освіти на першому (бакалаврському) рівні за спеціальністю «Комп’ютерна інженерія», Одеський національний університет імені І. І. Мечникова, м. Одеса, Україна, ORCID: https://orcid.org/0009-0004-2403-6232, e-mail: efimenko.timur@stud.onu.edu.ua.
Мартинович Лариса Ярославівна, старший викладач кафедри комп’ютерних систем та технологій, Одеський національний університет імені І.І. Мечникова, м. Одеса, Україна, ORCID: https://orcid.org/0000-0001-7351-1467, e-mail: larysa.yaroslavna@onu.edu.ua.
Анотація
У статті досліджується застосування трійкової логіки в цифрових пристроях шляхом розробки дворозрядного асинхронного трійкового лічильника на базі Т-тригерів, реалізованих з використанням біполярних порогових елементів. Проведено огляд сучасного стану трійкової логіки, розглянуто її переваги, недоліки та проблеми синтезу логічних функцій. Запропонована схема забезпечує надійне перемикання між трьома логічними станами (−1, 0, +1) та охоплює дев’ять циклічних станів. Підтверджено працездатність і потенційну ефективність трійкового підходу в порівнянні з двійковими аналогами, а також окреслено перспективи його подальшого розвитку в напрямі синхронних схем.
Ключові слова
трійкова логіка, Т-тригер, асинхронний лічильник, багатозначна логіка, БПЕБЛ, цифрова схема
Повний текст:
PDF
Посилання
1. Lebedieva, V. V., & Hunchenko, Yu. O. (2016). Informatics, information systems and technologies. Review of ternary logic. In Informatics, information systems and technologies: Abstracts of the 13th All-Ukrainian Conference of Students and Young Scientists (Odesa, April 8, 2016) (pp. 61–63). Odesa [in Ukrainian].
2. Martynovych, L. Ya. (2022). Design and synthesis of ternary logic elements. Computer Systems and Information Technologies. International Scientific Journal of Khmelnytskyi National University, 4, 52–60 [in Ukrainian]. https://doi.org/10.31891/csit-2022-4-8
3. Hunchenko, Yu., Martynovych, L., Tykhonova, K., & Slutskyi, D. (2020). Concept of building ternary logic devices. In Proceedings of the 5th All-Ukrainian Scientific and Practical Conference “Perspective directions of modern electronics, information and computer systems” (Dnipro, November 25–27, 2020) (pp. 93–94). Dnipro [in Ukrainian].
4. Levchuk, V., Hunchenko, Yu., Kuznichenko, S., et al. (2018). Concept of building logical and arithmetic devices for multivalued logics. In Proceedings of the International Scientific and Practical Conference “Information technologies and computer modeling” (Ivano-Frankivsk, May 14–18, 2018) (pp. 216–219). Ivano-Frankivsk [in Ukrainian]. https://journal.comp-sc.if.ua/test/index.php/ITCM/article/view/428/220
5. Multi-threshold element of multi-valued logic: Patent 118735 Ukraine: IPC H03K19/00. No. u 2017 01717; filed 23.02.2017; published 28.08.2017, Bulletin No. 16 [in Ukrainian].
6. T-flip-flop guide – advantages and disadvantages, how it works, types. Distributor of electronic components: website. Retrieved April 19, 2025, from https://www.allelcoelec.com/blog/introduction-to-t- flip-flops-and-their-working-principles.html?srsltid=AfmBOoo3sSIrZT8AYtbHr- 2hHjkFp8vSnjPjXz60LpkEtEoGJaVgpjbo#t2
7. T-flip-flop. GeeksForGeeks: website. Retrieved April 19, 2025, from https://www.geeksforgeeks.org/t-flip-flop/
8. Ternary RS-flip-flop: Patent 149386 Ukraine: IPC H03K19/00. No. u 2021 04077; filed 13.07.2021; published 11.11.2021, Bulletin No. 45 [in Ukrainian].
9. Design counter for given sequence. GeeksForGeeks: website. Retrieved April 21, 2025, from https://www.geeksforgeeks.org/design-counter-given-sequence/
10. 2-bit counter. Deldsim: website. Retrieved April 21, 2025, from https://www.deldsim.com/study/material/42/2-bit-up-counter/.
Пристатейна бібліографія ГОСТ
1. Лебедєва В. В., Гунченко Ю. О. Інформатика, інформаційні системи та технології. Огляд тризначної логіки. Інформатика, інформаційні системи та технології: тези доп. 13-ї Всеукр. конф. студентів і молодих науковців (Одеса, 8 квіт. 2016 р.). Одеса, 2016. С. 61–63.
2. Мартинович Л. Я. Проектування та синтез трійкових логічних елементів. Комп’ютерні системи та інформаційні технології. Міжнар. наук. журн. Хмельниц. нац. ун-ту. 2022. Вип. 4. С. 52–60. URL: https://doi.org/10.31891/csit-2022-4-8 (дата звернення: 18.04.2025).
3. Гунченко Ю., Мартинович Л., Тихонова К., Слуцький Д. Концепція побудови пристроїв трійкової логіки. Перспективні напрямки сучасної електроніки, інформаційних та комп’ютерних систем: матеріали 5-ї Всеукр. наук.-практ. конф. (Дніпро, 25–27 листоп. 2020 р.). Дніпро, 2020. С. 93–94.
4. Левчук В., Гунченко Ю., Кузніченко С. та ін. Концепція побудови логічних і арифметичних пристроїв для багатозначних логік. Інформаційні технології та комп’ютерне моделювання: матеріали Міжнар. наук.-практ. конф. (Івано-Франківськ, 14–18 трав. 2018 р.). І.-Франківськ, 2018. С. 216–219. URL: https://journal.comp-sc.if.ua/test/index.php/ITCM/article/view/428/220 (дата звернення: 18.04.2025).
5. Багатопороговий елемент багатозначної логіки: пат. 118735 Україна: МПК H03K19/00. № u 2017 01717; заявл. 23.02.2017; опубл. 28.08.2017, Бюл. № 16.
6. Посібник з Т-тригера – плюси та мінуси, як він працює, типи. Дистриб’ютор електронних компонентів: веб-сайт. URL: https://www.allelcoelec.com/blog/introduction-to-t-flip-flops-and-their- working-principles.html?srsltid=AfmBOoo3sSIrZT8AYtbHr-2hHjkFp8vSnjPjXz60LpkEtEoGJaVgpjbo#t2 (дата звернення: 19.04.2025).
7. Т-тригер. GeeksForGeeks: веб-сайт. URL: https://www.geeksforgeeks.org/t-flip-flop/ (дата звернення: 19.04.2025).
8. Трійковий RS-тригер: пат. 149386 Україна: МПК H03K19/00. № u 2021 04077; заявл. 13.07.2021; опубл. 11.11.2021, Бюл. № 45.
9. Проектування лічильника для заданої послідовності. GeeksForGeeks: веб-сайт. URL: https://www.geeksforgeeks.org/design-counter-given-sequence/ (дата звернення: 21.04.2025).
10. 2-бітний лічильник. Deldsim: веб-сайт. URL: https://www.deldsim.com/study/material/42/2-bit-up- counter/ (дата звернення: 21.04.2025).
Copyright (c) 2025 Т. О. Єфіменко, Л. Я. Мартинович
Синтез трійкового дворозрядного лічильника на базі трійкових Т-тригерів
Про авторів
Єфіменко Тімур Оександрович , здобувач вищої освіти на першому (бакалаврському) рівні за спеціальністю «Комп’ютерна інженерія», Одеський національний університет імені І. І. Мечникова, м. Одеса, Україна, ORCID: https://orcid.org/0009-0004-2403-6232, e-mail: efimenko.timur@stud.onu.edu.ua.
Мартинович Лариса Ярославівна, старший викладач кафедри комп’ютерних систем та технологій, Одеський національний університет імені І.І. Мечникова, м. Одеса, Україна, ORCID: https://orcid.org/0000-0001-7351-1467, e-mail: larysa.yaroslavna@onu.edu.ua.
Анотація
Ключові слова
Повний текст:
PDFПосилання
1. Lebedieva, V. V., & Hunchenko, Yu. O. (2016). Informatics, information systems and technologies. Review of ternary logic. In Informatics, information systems and technologies: Abstracts of the 13th All-Ukrainian Conference of Students and Young Scientists (Odesa, April 8, 2016) (pp. 61–63). Odesa [in Ukrainian].
2. Martynovych, L. Ya. (2022). Design and synthesis of ternary logic elements. Computer Systems and Information Technologies. International Scientific Journal of Khmelnytskyi National University, 4, 52–60 [in Ukrainian]. https://doi.org/10.31891/csit-2022-4-8
3. Hunchenko, Yu., Martynovych, L., Tykhonova, K., & Slutskyi, D. (2020). Concept of building ternary logic devices. In Proceedings of the 5th All-Ukrainian Scientific and Practical Conference “Perspective directions of modern electronics, information and computer systems” (Dnipro, November 25–27, 2020) (pp. 93–94). Dnipro [in Ukrainian].
4. Levchuk, V., Hunchenko, Yu., Kuznichenko, S., et al. (2018). Concept of building logical and arithmetic devices for multivalued logics. In Proceedings of the International Scientific and Practical Conference “Information technologies and computer modeling” (Ivano-Frankivsk, May 14–18, 2018) (pp. 216–219). Ivano-Frankivsk [in Ukrainian]. https://journal.comp-sc.if.ua/test/index.php/ITCM/article/view/428/220
5. Multi-threshold element of multi-valued logic: Patent 118735 Ukraine: IPC H03K19/00. No. u 2017 01717; filed 23.02.2017; published 28.08.2017, Bulletin No. 16 [in Ukrainian].
6. T-flip-flop guide – advantages and disadvantages, how it works, types. Distributor of electronic components: website. Retrieved April 19, 2025, from https://www.allelcoelec.com/blog/introduction-to-t- flip-flops-and-their-working-principles.html?srsltid=AfmBOoo3sSIrZT8AYtbHr- 2hHjkFp8vSnjPjXz60LpkEtEoGJaVgpjbo#t2
7. T-flip-flop. GeeksForGeeks: website. Retrieved April 19, 2025, from https://www.geeksforgeeks.org/t-flip-flop/
8. Ternary RS-flip-flop: Patent 149386 Ukraine: IPC H03K19/00. No. u 2021 04077; filed 13.07.2021; published 11.11.2021, Bulletin No. 45 [in Ukrainian].
9. Design counter for given sequence. GeeksForGeeks: website. Retrieved April 21, 2025, from https://www.geeksforgeeks.org/design-counter-given-sequence/
10. 2-bit counter. Deldsim: website. Retrieved April 21, 2025, from https://www.deldsim.com/study/material/42/2-bit-up-counter/.
Пристатейна бібліографія ГОСТ
1. Лебедєва В. В., Гунченко Ю. О. Інформатика, інформаційні системи та технології. Огляд тризначної логіки. Інформатика, інформаційні системи та технології: тези доп. 13-ї Всеукр. конф. студентів і молодих науковців (Одеса, 8 квіт. 2016 р.). Одеса, 2016. С. 61–63.
2. Мартинович Л. Я. Проектування та синтез трійкових логічних елементів. Комп’ютерні системи та інформаційні технології. Міжнар. наук. журн. Хмельниц. нац. ун-ту. 2022. Вип. 4. С. 52–60. URL: https://doi.org/10.31891/csit-2022-4-8 (дата звернення: 18.04.2025).
3. Гунченко Ю., Мартинович Л., Тихонова К., Слуцький Д. Концепція побудови пристроїв трійкової логіки. Перспективні напрямки сучасної електроніки, інформаційних та комп’ютерних систем: матеріали 5-ї Всеукр. наук.-практ. конф. (Дніпро, 25–27 листоп. 2020 р.). Дніпро, 2020. С. 93–94.
4. Левчук В., Гунченко Ю., Кузніченко С. та ін. Концепція побудови логічних і арифметичних пристроїв для багатозначних логік. Інформаційні технології та комп’ютерне моделювання: матеріали Міжнар. наук.-практ. конф. (Івано-Франківськ, 14–18 трав. 2018 р.). І.-Франківськ, 2018. С. 216–219. URL: https://journal.comp-sc.if.ua/test/index.php/ITCM/article/view/428/220 (дата звернення: 18.04.2025).
5. Багатопороговий елемент багатозначної логіки: пат. 118735 Україна: МПК H03K19/00. № u 2017 01717; заявл. 23.02.2017; опубл. 28.08.2017, Бюл. № 16.
6. Посібник з Т-тригера – плюси та мінуси, як він працює, типи. Дистриб’ютор електронних компонентів: веб-сайт. URL: https://www.allelcoelec.com/blog/introduction-to-t-flip-flops-and-their- working-principles.html?srsltid=AfmBOoo3sSIrZT8AYtbHr-2hHjkFp8vSnjPjXz60LpkEtEoGJaVgpjbo#t2 (дата звернення: 19.04.2025).
7. Т-тригер. GeeksForGeeks: веб-сайт. URL: https://www.geeksforgeeks.org/t-flip-flop/ (дата звернення: 19.04.2025).
8. Трійковий RS-тригер: пат. 149386 Україна: МПК H03K19/00. № u 2021 04077; заявл. 13.07.2021; опубл. 11.11.2021, Бюл. № 45.
9. Проектування лічильника для заданої послідовності. GeeksForGeeks: веб-сайт. URL: https://www.geeksforgeeks.org/design-counter-given-sequence/ (дата звернення: 21.04.2025).
10. 2-бітний лічильник. Deldsim: веб-сайт. URL: https://www.deldsim.com/study/material/42/2-bit-up- counter/ (дата звернення: 21.04.2025).
Copyright (c) 2025 Т. О. Єфіменко, Л. Я. Мартинович